

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-213472

(43)Date of publication of application : 20.08.1996

(51)Int.Cl.

H01L 21/822
H01L 27/06
H01L 21/06
H01L 21/8232
H01L 21/331
H01L 29/73
H03K 17/62

(21)Application number : 07-015991

(71)Applicant : NIPPON TELEGR & TELEPH CORP <NTT>

(22)Date of filing : 02.02.1995


(72)Inventor : OGASAWARA MAMORU
ICHIKAWA TAKAAKI

(54) SWITCHING CIRCUIT

(57)Abstract:

PURPOSE: To provide a switching circuit provided with high isolation characteristics which is easily manufactured and can be smaller.

CONSTITUTION: On a transistor layer 102 between a single switch 10 and a single switch 11 and also between a single switch 20 and a single switch 21, shield bodies 100 consisting of transistors are provided, respectively. The shield body 100 has a transistor structure formed by the same manufacture process as the transistors which constitute each single switch; and consists of a collector layer 122, a base layer 121 and an emitter layer 120, in general. These layers are connected to a connector electrode 132, a base electrode 131 and an emitter electrode 130, respectively, which are assigned on the first wiring layer 103.



LEGAL STATUS

[Date of request for examination]

02.11.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3317320

[Date of registration]

14.06.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-213472

(43) 公開日 平成8年(1996)8月20日

(51) Int.Cl.⁸

識別記号

庁内整理番号

F I

技術表示箇所

H 0 1 L 21/8222

27/06

21/06

H 0 1 L 27/ 06

1 0 1 B

F

審査請求 未請求 請求項の数 3 O L (全 8 頁) 最終頁に続く

(21) 出願番号

特願平7-15991

(22) 出願日

平成7年(1995)2月2日

(71) 出願人 000004226

日本電信電話株式会社

東京都新宿区西新宿三丁目19番2号

(72) 発明者 小笠原 守

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72) 発明者 市川 敬章

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内



(74) 代理人 弁理士 谷 義一 (外1名)

(54) 【発明の名称】 スイッチ回路

(57) 【要約】

【目的】 高いアイソレーション特性を有すると共に、容易に製造でき、小型化が可能なスイッチ回路を提供することを目的とする。

【構成】 単体スイッチ10と単体スイッチ11との間、および単体スイッチ20と単体21との間のトランジスタ層102にそれぞれトランジスタからなる遮蔽体100が設けられている。この遮蔽体100は上記各単体スイッチを構成するトランジスタと同一の製造プロセスにより形成されたトランジスタ構造を有し、コレクタ層122、ベース層121およびエミッタ層120から概略構成されている。これら各層は第1の配線層103に置かれたコレクタ電極132、ベース電極131およびエミッタ電極130にそれぞれ接続されている。



【特許請求の範囲】

【請求項 1】 複数の入力端子と、複数の出力端子と、前記各入力端子に入力される信号を前記いずれの出力端子からも出力可能に入出力状態を切り替える複数の単体スイッチと、該単体スイッチ間に設けられ、かつ漏洩信号を遮断するトランジスタからなる漏洩信号遮蔽手段とを含むことを特徴とするスイッチ回路。

【請求項 2】 1つの入力端子と、複数の出力端子と、前記入力端子に入力される信号を前記いずれの出力端子からも出力可能に入出力状態を切り替える複数の単体スイッチと、該単体スイッチ間に設けられ、かつ漏洩信号を遮断するトランジスタからなる漏洩信号遮蔽手段とを含むことを特徴とするスイッチ回路。

【請求項 3】 複数の入力端子と、1つの出力端子と、前記各入力端子に入力される信号を前記出力端子から出力可能に入出力状態を切り替える複数の単体スイッチと、該単体スイッチ間に設けられ、かつ漏洩信号を遮断するトランジスタからなる漏洩信号遮蔽手段とを含むことを特徴とするスイッチ回路。

【発明の詳細な説明】**【0001】**

【産業上の利用分野】 本発明は、入力信号を任意の出力に切り替えて出力するスイッチ回路に関し、特に主信号と不要信号（漏洩信号）とのアイソレーション特性の良好なスイッチ回路に関するものである。

【0002】

【従来の技術】 図9は従来のスイッチ回路のうち、多入力多出力スイッチ回路の回路構成を示すもので、(a)は平面図であり、(b)は(a)のBB'線に沿う断面図であり、(c)は(a)のCC'線に沿う断面図である。

【0003】 まず、図9の(a)を参照しながら、従来の多入力多出力スイッチ回路の信号切り替え動作を説明する。図9の(a)には入力端子数が2、出力端子数が2の場合のスイッチ回路が示されている。

【0004】 第1の入力端子1から入力される信号は、第1の1入力多出力スイッチ10に入力され、第1の出力端子2に接続された第1の多入力1出力スイッチ20への接続経路か、または第2の出力端子4に接続された第2の多入力1出力スイッチ21の接続経路が選択される。

【0005】 第1の出力端子2が選択された場合には、第1の多入力1出力スイッチ20が第1の1入力多出力スイッチ10の接続経路を選択する。また、第2の出力端子4が選択された場合には、第2の多入力1出力スイッチ21が第1の1入力多出力スイッチ10を選択する。このように第1の入力端子1に入力される信号は、第1の出力端子2または第2の出力端子4に出力される。

【0006】 一方、第2の入力端子2から入力される信

号は、第2の1入力多出力スイッチ11に入力され、第1の出力端子2に接続された第1の多入力1出力スイッチ20の接続経路か、または第2の出力端子4に接続された第2の多入力1出力スイッチ21の接続経路が選択される。

【0007】 第1の出力端子2が選択された場合には、第1の多入力1出力スイッチ20が第2の1入力多出力スイッチ11を選択する。また、第2の出力端子4が選択された場合には、第2の多入力1出力スイッチ21が第2の1入力多出力スイッチ11を選択する。このように第2の入力端子3に入力される信号も第1の出力端子2または第2の出力端子4に出力される。

【0008】 上述の説明では、1つの入力端子に入力する信号が1つの出力端子にのみ出力される場合を説明したが、1つの入力端子に入力する信号を複数の出力端子に出力するために1入力多出力スイッチ10または11が複数の1入力多出力スイッチの出力端子を選択する場合もあり、また複数の入力端子に入力する信号を1つの出力端子に出力するために多入力1出力スイッチ20または21が複数の入力端子を選択する場合もある。

【0009】 さらに、複数の入力端子に入力する信号を複数の出力端子に出力するために、上記1入力多出力スイッチ10または11が複数の出力端子を選択し、かつ上記多入力1出力スイッチ20または21が複数の入力端子を選択する場合もある。

【0010】 入力端子数が3以上で出力端子数が3以上の場合、または $m \neq n$ の場合の多入力多出力スイッチ回路の動作も上記と同様である。

【0011】 次に、図9の(b)および(c)を参照しながら従来の多入力多出力スイッチ回路の構造を説明する。

【0012】 多くのトランジスタを半導体製造プロセスにより集積化して1つの基板上に多入力多出力スイッチ回路を構成する場合には、図9の(b)および(c)に示すように、例えばシリコン基板等の基板101上にトランジスタ層102が形成され、さらにその上には第1の配線層103および第2の配線層104が形成されている。配線層は少なくとも1層以上形成されている。

【0013】 基板101上のトランジスタ層102には単体スイッチ（1入力多出力スイッチまたは多入力1出力スイッチ）10、11、20および21が形成されており、これらは、単体スイッチを構成する複数のトランジスタが集合したものとも考えられる。

【0014】 図9の(b)には単体スイッチを構成している複数のトランジスタのうちの1つが例に拡大して詳細に示されている。通常、トランジスタ製造プロセスにより基板101上にコレクタ層122、ベース層121およびエミッタ層120の順に積層されてトランジスタを構成する。このトランジスタが複数個集まって各単体スイッチ10、11、20および21を構成する。

【0015】ところで、入力端子に入力される1つの入力信号レベルに対して、該入力信号が目的外（選択した以外）の出力端子に出力されることにより生じる漏洩信号レベルとの比は「アイソレーション値」として定義され、このアイソレーション値（＝漏洩信号レベル1入力信号レベル）が小さい程、アイソレーション特性は良好であると評価される。

【0016】多くのトランジスタを半導体製造プロセスにより集積化して1つの基板上に構成した多入力多出力スイッチ回路においては、トランジスタ間の距離が小さいために、1つの経路に使用する単体スイッチを構成するトランジスタから、隣接する単体スイッチを構成するトランジスタ、または他の経路に使用する単体スイッチを構成するトランジスタへ、トランジスタ層を介して信号が漏洩する。このため、他の経路に主信号が漏洩することにより目的外の出力端子から主信号が出力されることになるため、多入力多出力スイッチ回路のアイソレーション特性が劣化するという欠点があった。

【0017】これを改善してアイソレーション特性を向上させるためには、各入出力経路に使用する単体スイッチ間隔を広げなくてはならず、多入力多出力スイッチ回路全体の大きさが大きくなり、かつ製造コストが増加するという欠点があった。

【0018】このため、単体スイッチ間のトランジスタ層内に埋め込んだ導体により漏洩信号を遮断することにより、単体スイッチ間の間隔を広げずにアイソレーション特性を向上させようとする試みもあるが、導体をトランジスタ層の中深くまで埋め込むことは高度なプロセス技術を要する不都合がある。

【0019】

【発明が解決しようとする課題】本発明の目的は、上記の欠点を解決し、従来よりも主信号と漏洩信号との比（アイソレーション値）を向上させると共に、容易に製造でき、小型化が可能なスイッチ回路を提供することにある。

【0020】

【課題を解決するための手段】上記目的を達成するために、請求項1記載の発明は、スイッチ回路であって、複数の入力端子と、複数の出力端子と、前記各入力端子に入力される信号を前記いずれの出力端子からも出力可能に入出力状態を切り替える複数の単体スイッチと、該単体スイッチ間に設けられ、かつ漏洩信号を遮断するトランジスタからなる漏洩信号遮蔽手段とを含むことを特徴とする。

【0021】また、請求項2記載の発明は、スイッチ回路であって、1つの入力端子と、複数の出力端子と、前記入力端子に入力される信号を前記いずれの出力端子からも出力可能に入出力状態を切り替える複数の単体スイッチと、該単体スイッチ間に設けられ、かつ漏洩信号を遮断するトランジスタからなる漏洩信号遮蔽手段とを含む

ことを特徴とする。

【0022】さらに、請求項3記載の発明は、スイッチ回路であって、複数の入力端子と、1つの出力端子と、前記各入力端子に入力される信号を前記出力端子から出力可能に入出力状態を切り替える複数の単体スイッチと、該単体スイッチ間に設けられ、かつ漏洩信号を遮断するトランジスタからなる漏洩信号遮蔽手段とを含むことを特徴とする。

【0023】ここで、前記単体スイッチは、前記1つの入力端子から入力する信号を複数の経路に切り替え接続する1入力多出力スイッチと、該1入力多出力スイッチにより複数の経路に接続される信号を前記1つの出力端子に切り替え接続する多入力1出力スイッチとを含むものでもよい。

【0024】さらに、前記複数の単体スイッチは同一の基板上に設けられていてもよい。

【0025】

【作用】本発明においては、トランジスタ層に形成された単体スイッチ間に配したトランジスタからなる遮蔽体により、トランジスタ層を介して漏洩する信号を遮断し、この漏洩信号による他経路に使用される単体スイッチへの影響を抑制することができる。遮蔽体により、主信号はトランジスタ層を介して選択外経路へ漏洩することがないため、多入力多出力スイッチ回路のアイソレーション特性およびON-OFF比を向上させることができる。

【0026】ここで、ON-OFF比とは、主信号を1つの出力端子に出力した場合の信号レベルと他の出力端子に出力した場合の該1つの出力端子に現われる信号レベルとの比をいう。

【0027】

【実施例】以下、図面を参照して本発明の実施例を詳細に説明する。

【0028】（実施例1）図1は本発明の多入力多出力スイッチ回路の第1の実施例の構成を示す図であり、

（a）は平面図であり、（b）は（a）のBB'線に沿う断面図である。また、図2は図1に示す本実施例の動作原理を説明するためのもので、（a）は平面図であり、（b）は（a）のBB'線に沿う断面図である。

【0029】本実施例に係る多入力多出力スイッチ回路（以下、単にスイッチ回路ともいう）の各構成要素が図9に示した従来のスイッチ回路の各構成要素と共通する場合には、同一符号を付し、その部分の説明を省略する。

【0030】本実施例の特徴は、図1の（b）に示すように単体スイッチ10と単体スイッチ11との間、および単体スイッチ20と単体21との間のトランジスタ層102にそれぞれトランジスタからなる遮蔽体100が設けられている点にある。この遮蔽体100は、上記各単体スイッチを構成するトランジスタと同一の製造プロ

セスにより形成されたトランジスタ構造を有し、コレクタ層 122、ベース層 121 およびエミッタ層 120 から概略構成されている。これら各層は第 1 の配線層 103 に置かれたコレクタ電極 132、ベース電極 131 およびエミッタ電極 130 にそれぞれ接続されている。

【0031】本実施例の特徴である遮蔽体の存在により生じる構成および効果上の差を除いて、本実施例の動作原理は図 9 に示した従来の回路と基本的に共通である。

【0032】次に、図 2 の (a) および (b) を参照して本実施例の遮蔽体による漏洩信号の遮蔽効果について説明する。

【0033】本実施例では、図 9 に示した従来例と同様、入力端子数が 2 であり、出力端子数が 2 であるスイッチ回路に関する。

【0034】多入力多出力スイッチ回路においては、単体スイッチから他の信号切り替え経路に使用する単体スイッチの方向に信号が漏洩する。例えば、図 1 (b) では、単体スイッチ 10 から単体スイッチ 11 へ、または単体スイッチ 11 から単体スイッチ 10 へ、トランジスタ層 102 を介して信号が漏洩する。しかし、上記単体スイッチ間にも存在する遮蔽体 100 により漏洩した信号は遮蔽される。この漏洩信号の流れは図 2 中に破線で示されている。

【0035】遮蔽体 100 は、エミッタ電極 130、ベース電極 131、コレクタ電極 132 に接地電位を与えることにより接地電位になるため、漏洩信号は遮蔽体 100 により遮蔽または吸収され、他経路に使用する単体スイッチへの信号の漏洩を阻止することができる。

【0036】遮蔽体として用いたトランジスタは単体スイッチと同一の半導体製造プロセスにより形成可能であるため、単体スイッチとは異なる製造プロセスにより形成される従来の導体の場合と比べて容易に製造することができる利点がある。上記遮蔽体 100 は、同一の半導体製造プロセスにより形成可能であるので、単体スイッチの厚さと同程度の厚さで形成可能である。導体よりも厚く大きく形成可能であるため、遮蔽体 100 の遮蔽効果は導体に比べて大きい。従って、第 1 の出力端子 2 または第 2 の出力端子 4 にはトランジスタ層 102 を介して漏洩する信号は出力されず、スイッチ回路のアイソレーション特性の向上を図れる。

【0037】また、本実施例におけるスイッチ回路の構成では、信号漏洩が大きい部分でかつ多入力多出力スイッチ回路のアイソレーション特性を劣化させる部分についてのみ、限定的に遮蔽体 100 を設けることにより漏洩信号を効率よく遮蔽することができる。

【0038】なお、上記実施例では、入力端子数および出力端子数が共に 2 であるスイッチ回路を例にとって説明したが、入力端子数および出力端子数が共に 3 以上の場合、または $m \neq n$ である m 入力 n 出力スイッチ回路の

場合でも同様である。

【0039】(実施例 2) 図 3 は、本発明のスイッチ回路の第 2 の実施例の構成を示すもので、(a) は平面図であり、(b) は (a) の BB' 線に沿う断面図である。

【0040】本実施例の特徴は、縦続接続した単体スイッチ 10 と 20 との間、および単体スイッチ 11 と 21 との間にそれぞれ遮蔽体 100 が設けられている点にある。

【0041】このような構成においては、遮蔽体 100 により単体スイッチ 10 と 20 との間、および単体スイッチ 11 と 21 との間においてトランジスタ層 102 を介して流れる漏洩信号を遮蔽することができる。

【0042】また、本実施例の構成と先の実施例の構成とを組み合わせることにより、上記四つの単体スイッチ間の漏洩信号の遮蔽をより確実なものとすることができる。

【0043】(実施例 3) 図 4 は、本発明のスイッチ回路の第 3 の実施例の構成を示すもので、(a) は平面図であり、(b) は (a) の BB' 線に沿う断面図である。

【0044】本実施例の特徴は、先の実施例 1 の構成を多入力多出力スイッチ回路に拡張し、複数の接続経路のうち、隣接する接続経路の単体スイッチ間にそれぞれ遮蔽体 100 が設けられた点にある。

【0045】このような大型のスイッチ回路であっても、上記のように単体スイッチ間に遮蔽体 100 を配したことにより、単体スイッチ間の間隔を小さくして漏洩信号の影響を排除することができる。

【0046】(実施例 4) 図 5 は、本発明のスイッチ回路の第 4 の実施例の構成を示す平面図である。

【0047】本実施例の特徴は、先の実施例 1 の基本的構成のうち、出力端子側の単体スイッチ 20 および 21 を合成器 30 および 31 に代えて配置した点にある。

【0048】合成器 30 および 31 は、入力してくる信号を 1 つの合成器出力端子に合成して出力するため、信号の接続の流れとしては複数の信号を同時に出力する。

【0049】本実施例では、入力端子数が 2 で、出力端子数が 2 のスイッチ回路を例に説明したが、先の実施例 3 のように任意の端子数でも実現可能である。

【0050】(実施例 5) 図 6 は、本発明のスイッチ回路の第 5 の実施例の構成を示す平面図である。

【0051】本実施例の特徴は、先の実施例 1 の基本的構成のうち、入力端子側の単体スイッチ 10 および 11 を分配器 40 および 41 に代えて配置した点にある。

【0052】分配器 40 および 41 は、入力してくる信号を複数の分配器出力端子に分配して出力するため、信号の接続の流れとしては 1 つの信号を同時に複数の接続経路に出力する。

【0053】本実施例では、入力端子数が 2 で、出力端

子数が2のスイッチ回路を例に説明したが、先の実施例3のように任意の端子数でも実現可能である。

【0054】（実施例6）図7は、本発明のスイッチ回路の第6の実施例の構成を示す平面図である。

【0055】本実施例の特徴は、隣接する接続経路間を遮断するように、単体スイッチ10および20と、単体スイッチ11および21との間に1つの長尺の遮蔽体100が設けられている点にある。

【0056】（実施例7）図8は、本発明のスイッチ回路の第7の実施例の構成を示すもので、（a）は平面図であり、（b）は（a）のBB'線に沿う断面図であり、（c）は（a）のCC'線に沿う断面図である。

【0057】本実施例の特徴は、図8の（a）に示すように各単体スイッチ10、11、20および21の周囲を囲むように遮蔽体100が設けられている点にある。

【0058】本実施例においては、単体スイッチから他の単体スイッチへの漏洩信号を阻止できるので、多入力多出力スイッチ回路のアイソレーション特性を向上させることができる。

【0059】

【発明の効果】以上説明したように、本発明によれば、単体スイッチ間にトランジスタで構成した遮蔽体を配置することにより、トランジスタ層を介して単体スイッチ間を漏洩する信号を遮断することができるので、高いアイソレーション特性を有する多入力多出力スイッチ回路を実現することができる。

【0060】また、本発明によれば、遮蔽体により単体スイッチ間の漏洩信号を効率よく遮蔽できるので、単体スイッチ間の間隔を小さくでき、多入力多出力スイッチ回路を小型化することできる利点も有する。

【0061】さらに、本発明では、漏洩信号遮蔽手段としてトランジスタからなる遮蔽体を用いているので、同じくトランジスタからなる単体スイッチ等と共に同一工程で容易に製造することができる。この点、トランジスタ層の中深くまで製造するのに高度の製造技術を要する従来の導体を用いた場合と比べると、その製造上の有利性は明らかである。

【図面の簡単な説明】

【図1】本発明のスイッチ回路の第1の実施例の構成を示すものであり、（a）は平面図であり、（b）は（a）のBB'線に沿う断面図である。

【図2】図1に示した第1の実施例の動作時における漏洩信号の流れおよびその遮蔽効果を説明するものであ

り、（a）は平面図であり、（b）は（a）のBB'線に沿う断面図である。

【図3】本発明のスイッチ回路の第2の実施例の構成を示すものであり、（a）は平面図であり、（b）は（a）のBB'線に沿う断面図である。

【図4】本発明のスイッチ回路の第3の実施例の構成を示すものであり、（a）は平面図であり、（b）は（a）のBB'線に沿う断面図である。

【図5】本発明のスイッチ回路の第4の実施例の構成を示す平面図である。

【図6】本発明のスイッチ回路の第5の実施例の構成を示す平面図である。

【図7】本発明のスイッチ回路の第6の実施例の構成を示す平面図である。

【図8】本発明のスイッチ回路の第7の実施例の構成を示すものであり、（a）は平面図であり、（b）は（a）のBB'線に沿う断面図であり、（c）は（a）のCC'線に沿う断面図である。

【図9】従来の多入力多出力スイッチ回路の回路構成を示すものであり、（a）は平面図であり、（b）は（a）のBB'線に沿う断面図であり、（c）は（a）のCC'線に沿う断面図である。

【符号の説明】

1, 3, 5, . . . m 入力端子

2, 4, 6, . . . n 出力端子

10, 11, 12, . . . 1n 1入力多出力スイッチ（単体スイッチ）

20, 21, 22, . . . 2n 多入力1出力スイッチ（単体スイッチ）

30, 31 合成器

40, 41 分配器

100 遮蔽体（漏洩信号遮蔽手段）

101 基板層

102 トランジスタ層

103 第1の配線層

104 第2の配線層

120 エミッタ層

121 ベース層

122 コレクタ層



130 エミッタ電極

131 ベース電極



132 コレクタ電極

200 スイッチ回路



【図1】





【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




(b)



(c)



【図 9】



フロントページの続き

(51) Int. Cl. 6

H 01 L 21/8232

21/331

29/73

H 03 K 17/62

識別記号

庁内整理番号

F I

技術表示箇所

C 9184-5K

H 01 L 29/72